Программная реализация помехоустойчивых кодов.

В связи с развитием микропроцессорных систем связи функции кодирования и декодирования возлагаются на связной процессор и реализуются программным путем. В модульной структуре связного процессора выделяются функциональные блоки (модули), отвечающие за процессы кодирования/декодирования, — программируемые кодеки. Программируемый кодек — это микропроцессор, реализующий функции защиты от ошибок в системе ПДС. Проектирование программируемого кодека состоит в том, что для выбранных варианта кода и алгоритма его реализации необходимо оценить требуемое быстродействие процессора, реализующего функции кодирования/декодирования, с тем, чтобы выбрать тип соответствующего микропроцессора.

Согласно [7.3, 7.4] оценка требуемого быстродействия программируемого кодека может быть проведена следующим образом. Будем считать, что передача ведется непрерывно блочными кодами Быстродействие процессора будем измерять в циклах обращения к памяти (циклах памяти) за секунду. Ввод блока кода в кодирующий процессор осуществляется наборами из бит, вывод блоков — наборами из бит. Обозначим через Q — быстродействие процессора, — требуемое число циклов для ввода одного набора, В — скорость модуляции в канале связи, Бод, s — минимальный интервал между кодовыми комбинациями кода, бит, П — пропускная способность кодирующего процессора, , Т — время обработки, Определим скорость поступления информации в блоках за секунду по формуле причем при кодировании и при декодировании. Для исключения потерь информационных символов при их непрерывном поступлении на вход программируемого кодека необходимо, чтобы скорость поступления информации была не более пропускной способности кодека. Отсюда получаем неравенство

Выражение для определения быстродействия процессора будет иметь вид:

где — ближайшее целое, не меньшее Для кодирующего процессора при условии, что имеем

а при декодировании

В [7 4] для различных способов реализации процессов декодирования циклических кодов с образующими полиномами не выше 16-й степени получены асимптотические границы по быстродействию. Так, допустимое время обращения к памяти определяется выражением Это означает, что для указанных кодов быстродействие процессора должно в 10 раз превышать скорость модуляции в канале связи. Так, для кода (976,960) и скорости в канале ТЧ 9600 бит/с требуемое время цикла тцдоп не превышает 9 мкс/цикл, что вполне приемлемо для современных микро- и миниЭВМ.